SEMICONDUCTOR MEMORY

Patent Number:

JP7114794

Publication date:

1995-05-02

Inventor(s):

SAKAMOTO YOSHIKI; others: 01

Applicant(s):

MATSUSHITA ELECTRIC IND CO

Requested Patent:

☐ JP7114794

Application

JP19930260764 19931019

Priority Number(s):

IPC Classification:

G11C11/41; G11C11/401; G11C16/06

EC Classification:

Equivalents:

Abstract

PURPOSE:To reduce load capacity of a bit line, to reduce power consumption and to perform reading and writing at high speed by providing a switch circuit to divide a memory cell array and performing ON/OFF control in accordance with an address.

CONSTITUTION:Memory cell arrays 102, 108 are constituted with memory means which hold data of reading/writing, these memory means are selected by an output result of a row decoder 100 to which an address ADDR is inputted. A switch circuit 103 connects or separates bit lines of the inside of the memory cell arrays 102, 108 by ON/OFF operation, and divides the memory cell arrays 102, 108. A control circuit 107 generates a control signal CNT of the switch circuit 103 by making a part of an address ADDR as an input signal. Thereby, in writing and reading, since each bit line is cut off by a switch circuit, load capacity of bit lines is influenced by only the half of all memory cells. Therefore, reducing power consumption and increasing operation speed can be attained.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平7-114794

(43)公開日 平成7年(1995)5月2日

(51) Int.Cl.6

識別記号 庁内整理番号

FΙ

技術表示箇所

G 1 1 C 11/41

11/401 16/06

G11C 11/34

301 E

362 H

審査請求 未請求 請求項の数3 〇L (全 7 頁) 最終頁に続く

(21)出願番号

特願平5-260764

(71)出願人 000005821

(22)出願日

平成5年(1993)10月19日

#1777

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 坂本 良来

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 山口 聖司

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 小鍜治 明 (外2名)

(54)【発明の名称】 半導体記憶装置

(57)【要約】

【目的】 メモリセルアレイを分割するためのスイッチ 回路をアドレスに対応してダイナミックにON/OFF 制御を行なうことにより、ビット線の負荷容量を低減し 半導体記憶装置の低消費電力化と読み出し/書き込みの高速化を図る。

【構成】 アドレスを人力とする行デコーダ100と、行デコーダ100の出力信号線であるワード線に接続されたメモリセルから構成されるメモリセルアレイを行単位で2個に分割したメモリセルアレイ102,108と、互いに隣接するメモリセルアレイの間で、メモリセルのピット線を直列に接続または切り離しを行うためのスイッチ回路103と、スイッチ回路103の制御信号を生成するための制御回路107とを備えた半導体記憶装置である。



1

【特許請求の範囲】

. . .

【請求項1】アドレスを入力とする行デコーダと、

前記行デコーダの出力信号線であるワード線に接続され たメモリセルから構成されるメモリセルアレイを行単位 でk個(k≥2)に分割したメモリセルアレイと、

互いに隣接する前記メモリセルアレイの間(第1のメモ リセルアレイと第i+1の間 $(1 \le i \le k-1)$) で、 メモリセルのビット線を直列に接続または切り離しを行 うためのk-1個のスイッチ回路と、

前記スイッチ回路の制御信号を生成するための制御回路 10 とを備えた半導体記憶装置。

【請求項2】分割されたk個の前記メモリセルアレイを アドレスに対応してプログラマブルに配置したことを特 徴とする請求項1記載の半導体記憶装置。

【請求項3】前記アドレスの一部を制御回路に入力する ことを特徴とする請求項1記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、コンピュータシステム において、読み出しの高速化を図る半導体記憶装置に関 20 を有していた。

[0002]

【従来の技術】近年、電子、情報、通信などの産業分野 において、半導体記憶装置は電子機器、コンピュータ等 においてプログラムあるいはデータを記憶する手段とし て使用される。以下図面を参照しながら、従来の半導体 記憶装置について説明する。

【0003】図6は従来の半導体記憶装置の構成図を示 す。例えば、「CMOS VLSI設計の原理」富沢孝 監訳の306~312ページで従来の回路構成の一例を 30 参照することができる。20はデータを保持する記憶手 段MCを基本単位としたメモリセルアレイである。ここ では説明を簡単にするために全体のメモリセルアレイ構 成として、行数×列数を 4×3 、データ幅は1ワードを 3ピットの構成と仮定する。21はアドレスADDRを デコードしワード線WL0、WL1、WL2、WL3に ワード選択のための信号を生成する行デコーダである。 22は書き込みイネーブル信号WEと読み出しイネーブ ル信号REの制御により、1ワードに対応するメモリセ ルMCとデータバスDATA間において読み出し/書き 40 に入力する。 込み動作を行なうための読み出し/書き込み回路であ る。ビット線のプリチャージ回路/イコライズ回路、セ ンスアンプは読み出し/書き込み回路22に含まれてい るものとする。記憶手段MCに接続されるピット線をB 0, XB0, B1, XB1, B2, XB2で示す。

【0004】以上のように構成された半導体記憶装置に ついて、以下その動作について説明する。書き込みイネ ーブル信号WEが"HIGH"の場合を書き込み動作、 読み出しイネーブル信号REが"HIGH"の場合を読

でデコードしワード線WLOが活性化されたとする。読 み出し動作が行われる場合は、ワード線WL0に接続さ れる記憶手段MCに保持されている1ワードのデータを ピット線B0, XB0, B1, XB1, B2, XB2に 読み出し、読み出し/書き込み回路22で駆動しデータ バスDATAにデータを読み出す。一方、書き込み動作 が行われる場合は、1ワードの書き込みデータをデータ パスDATAから読み出し/書き込み回路22で駆動 し、ピット線BO, XBO, B1, XB1, B2, XB 2を介して1ワードのデータを記憶手段MCに費き込 む。

[0005]

【発明が解決しようとする課題】しかしながら上記のよ うな構成では、半導体記憶装置の記憶容量の増大に伴 い、メモリセルアレイを構成する列方向のメモリセル数 の増加により、ビット線の負荷容量は増大する。従っ て、ビット線における消費電力の増大と、ビット線を介 したメモリセルに対するデータの読み出し/書き込みの アクセスタイムが増大し高速化を阻害するという問題点

【0006】本発明は上記問題点に鑑み、ピット線の負 荷容量を低減し低消費電力化と読み出しの高速化を図る ことができる半導体記憶装置を提供するものである。

[0007]

【課題を解決するための手段】上記課題を解決するため に本発明の半導体記憶装置は、アドレスを入力とする行 デコーダと、前記行デコーダの出力信号線であるワード 線に接続されたメモリセルから構成されるメモリセルア レイを行単位でk個(k≥2)に分割したメモリセルア レイと、互いに隣接する前記メモリセルアレイの間(第 iのメモリセルアレイと第i+1の間1≤i≤k-1)) で、メモリセルのピット線を直列に接続または切 り離しを行うためのk-1個のスイッチ回路と、前記ス イッチ回路の制御信号を生成するための制御回路とを備 えたものである。

【0008】更に、分割されたk個の前記メモリセルア レイの配置をアドレスに対応してプログラマブルに設計 することを特徴とする。

【0009】望ましくは前記アドレスの一部を制御回路

[0010]

【作用】本発明は上記した構成によって、メモリセルア レイを分割するためのスイッチ回路をアドレスに対応し てダイナミックにON/OFF制御を行なうことによ り、ピット線の負荷容量を低減し半導体記憶装置の低消 費電力化と読み出しの高速化を図ることができる。

[0011]

【実施例】以下本発明の一実施例の半導体記憶装置につ いて、図面を参照しながら説明する。図1は半導体記憶 み出し動作とする。アドレスADDRを行デコーダ21 50 装置のプロック図を示す。ここでは、ランダムアクセス

メモリ(RAM)を例に挙げ、回路構成としてメモリセ ルアレイを2個に分割した場合について説明する。

【0012】100はアドレスADDRを入力とする行 デコーダ、102と108は読み出し/書き込みのデー 夕を保持する記憶手段で構成されるメモリセルアレイで あり、それぞれメモリマップのアドレス空間に基づき割 り当てられる。メモリセルアレイ102、108の読み 出し/書き込みに関する記憶手段は行デコーダ100の 出力結果により選択される。103はメモリセルアレイ 102と108を分割するためのスイッチ回路である。 メモリセルアレイ102、108の内部のピット線をス イッチ回路103で接続または切り離すことによりメモ リセルアレイは分割される。104は前記ピット線のプ リチャージ/イコライズを行なうためのプリチャージ回 路/イコライズ回路、105は前記ピット線の信号変化 を増幅するためのセンスアンプ、106はセンスアンプ 105の出力とデータパスDATAの間で読み出し/書 き込みのデータをドライブ制御するための入出力バッフ ァである。107はアドレスADDRの一部を入力とし スイッチ回路103の制御信号CNTを生成するための 20 制御回路である。例えばメモリマッピングで半導体記憶 装置のメモリ空間を2個に分割する場合は、アドレスA DDRのMSBを使用し制御信号CNTを生成すること ができる。101はメモリセルアレイ102、108が スイッチ回路103で切り離された場合に、プリチャー ジ回路/イコライズ回路104とは独立にメモリセルア レイ102のイコライズ動作のみを行なうためのイコラ イズ回路である。このイコライズ回路101は、スイッ チ回路103の制御を行なう制御回路107の構成を変 更し、プリチャージ回路/イコライズ回路104を用い 30 ることにすれば設ける必要がない。

【0013】以下の説明ではイコライズ回路101を設 ける場合について説明する。図2は図1のブロック図に 対応する半導体記憶装置の構成図を示す。ここでは、メ モリセルアレイを2個に分割した場合について説明す る。100から107の各構成要素は、図1の構成と同 様なものである。102と108はデータを保持する記 憶手段MCを基本単位としたメモリセルアレイである。 ここでは説明を簡単にするために全体のメモリセルアレ イ構成として行数×列数を4×3、データ幅は1ワード 40 を3ビットの構成と仮定する。100はアドレスADD Rをデコードしワード線WLO、WL1、WL2、WL 3にワード選択のための信号を生成する行デコーダであ る。ここに、ワード線WL0、WL1、WL2、WL3 が活性化されるアドレスADDRは、それぞれ00番 地、01番地、10番地、11番地とする。103はメ モリセルアレイ102、108を分割するためのスイッ チ回路であり、スイッチ素子SWで構成される。分離さ れるピット線をそれぞれB0、XB0、B1、XB1、

C2で示す。104は前記ピット線のプリチャージ/イ コライズを行なうためのプリチャージ回路/イコライズ 回路、105は前記ピット線の信号変化を増幅するため のセンスアンプ、106はセンスアンプ105の出力と データバスDATAの間で読み出し/書き込みのデータ をドライブ制御するための入出力パッファである。10 7はアドレスADDRの一部を入力としスイッチ回路1 03の制御信号CNTを生成するための制御回路であ る。ここではアドレスADDRのMSBを使用し制御信 10 号CNTを生成することにより、メモリセルアレイ10 2と108に2個に分割する場合を示しておりインパー 夕で実現できる。

【0014】図3はスイッチ回路103を構成するスイ ッチ素子SWの回路図を示す。ビット線BO、COと制 御回路107の出力信号CNTに対応する1ピット分の スイッチ素子SWについて示した。例として2種類のス イッチ素子を示す。302はCMOSスイッチ、301 はPMOSを制御するためのインバータ、303はNM OSスイッチである。

【0015】以上のように構成された本発明の半導体記 憶装置について、図4のタイミング図を基に以下その動 作について説明する。

【0016】書き込みイネーブル信号WEが"HIG H"の場合を書き込み動作、読み出しイネーブル信号R Eが"HIGH"の場合を読み出し動作とする。最初の サイクルにおいて、アドレスADDRの00番地に対応 するメモリセルMCにデータを書き込み、次のサイクル でそのデータを読み出す。これらのサイクルでは、アド レスADDRのMSBが0であるため、制御回路107 の出力信号CNTは"HIGH"となり、スイッチ回路 103はオン状態になる。従って、各ピット線、例えば B0とC0は接続されたまま動作する。これを通常アク セスサイクルと呼ぶ。第3のサイクルではアドレスAD DRの10番地に対応するメモリセルMCにデータを書 き込み、次のサイクルでそのデータを読み出す。これら のサイクルでは、アドレスADDRのMSBが1である ため、制御回路107の出力信号CNTは"LOW"と なり、スイッチ回路103はOFF状態になる。従っ て、各ピット線、例えばBOとCOは切断された状態で 動作する。これを高速アクセスサイクルと呼ぶ。

【0017】以下、各サイクルの動作を説明する。通常 アクセスサイクルにおいて、書き込みまたは読み出しの 動作に備えるためプリチャージ信号PRCが"HIG H"となり、プリチャージ回路/イコライズ回路104 により各ピット線はプリチャージと同時にイコライズさ れる。タイミング図ではBO、XBO、CO、XCOに ついて示した。アドレスADDRは00番地であるた め、行デコーダ21でデコードすることによりワード線 WL0が活性化される。書き込みイネーブルWEが"H B2, XB2とC0, XC0, C1, XC1, C2, X 50 IGH"の期間において、データパスDATA上のデー タは入出力バッファ106とピット線を介してメモリセルMCに書き込まれる。タイミング図ではメモリセルに"LOW"のデータが書き込まれる場合を示す。次のサイクルで書き込まれたデータを読み出す。アドレスADDRは00番地であるため、行デコーダ21でデコードすることによりワード線WL0が活性化される。読み出しイネーブルREが"HIGH"の期間において、メモリセルMCに保持されたデータをピット線に取り出しセンスアンプ105で増幅し、入出力パッファ106からデータバスDATAに読み出す。以上の書き込み/読の出しにおいて、各ピット線はスイッチ回路103で接続されているためピット線の負荷容量はすべてのメモリセルの影響を受ける。

【0018】次に各ピット線がスイッチ回路103で切 断された状態で動作する高速アクセスサイクルにおい て、書き込みまたは読み出しの動作に備えるためプリチ ャージ信号PRCが"HIGH"となり、プリチャージ 回路/イコライズ回路104により各ピット線B0、X BO、B1、XB1、B2、XB2はプリチャージと同 より各ピット線CO、XCO、C1、XC1、C2、X C2はイコライズのみ行なわれる。アドレスADDRは 10番地であるため、行デコーダ21でデコードするこ とによりワード線WL 2が活性化される。書き込みイネ ーブルWEが"HIGH"の期間において、データバス DATA上のデータは入出力パッファ106とピット線 を介してメモリセルMCに書き込まれる。タイミング図 ではメモリセルに"LOW"のデータが書き込まれる場 合を示す。次のサイクルで書き込まれたデータを読み出 す。アドレスADDRは10番地であるため、行デコー ダ21でデコードすることによりワード線WL2が活性 化される。読み出しイネーブルREが"HIGH"の期 間において、メモリセルMCに保持されたデータをピッ ト線に取り出しセンスアンプ105で増幅し、入出力バ ッファ106からデータパスDATAに読み出す。

【0019】以上の書き込み/読み出しにおいて、各ピット線はスイッチ回路103で切断されているためピット線の負荷容量はすべてのメモリセルの半分の影響しか受けない。従って、高速アクセスサイクルでは、プリチャージに関する低消費電力化と高速化、書き込み/読み 40出しに関する低消費電力化と高速化を図ることができる。

【0020】図5は、半導体記憶装置のメモリマップを示す。通常アクセス空間は前記通常アクセスサイクルに対応する半導体記憶装置のメモリセルアレイ102を割当てる。一方、高速アクセス空間は前記高速アクセスサイクルに対応する半導体記憶装置のメモリセルアレイ108に割当てる。このようにアドレスに対応してスイッチ回路103をダイナミックにON/OFFすることにより、要求されるデータの認み出しまたけまき込みのア

クセスタイムに応じた高性能なメモリシステムを構成することができる。

【0021】以上のように本実施例によれば、メモリセルアレイ間のビット線の接続または切り離しを行うためのスイッチ回路とその制御回路を設けることにより、ビット線の負荷容量を低減し半導体記憶装置の低消費電力化と読み出し/書き込みの高速化を図ることができる。さらに実際のレイアウトにおいて、このスイッチ回路とその制御回路は半導体記憶装置全体の面積に比較して無視できる程度に小さく構成できるため、シンブルな構成で性能向上を図ることができる。

にはいるためビット線の負荷容量はすべてのメモリセルの影響を受ける。 2個に分割した場合であった。さらに複数のメモリセルアレイを2個に分割した場合であった。さらに複数のメモリセルアレイを2個に分割した場合であった。さらに複数のメモリセルアレイを2個に分割した場合であった。さらに複数のメモリセルアレイ間にそれぞれスイッチ回路を設け、それに対応する制御回路を設けることにより、2個に分割の場合と同様に多数個に分割の場合にも応用することができ、半導体記憶装置の低消費電力化と読み出し/書き込みの高速化の効果はさらに増大する。また、以上の説明ではRAMに関する説明を行なったが、同様にリードオンリメモサらにイコライズされる。一方、イコライズ回路101に 20以下の子が、同様にリードオンリメモサらにイコライズされる。一方、イコライズ回路101に 20以下の子が、同様にリードオンリメモリなりを記事を表し、20以下の子が表に関することにより、ビット線の負荷容量をの制御回路を設けることにより、ビット線の負荷容量を低減し半導体記憶装置の低消費電力化と読み出しの高速化を図ることができる。

[0023]

【発明の効果】以上のように本発明は、メモリセルアレイの各ワードをアドレスに対応して少なくとも2個に分割して構成されたメモリセルアレイと、ビット線の接続または切り離しを行うためのスイッチ回路と、その制御30 信号を生成するための制御回路と、ビット線に接続するイコライズ回路を設けることにより、ビット線の負荷容量を低減し半導体記憶装置の低消費電力化と読み出しの高速化を図ることができる。

【図面の簡単な説明】

【図1】本発明の実施例における半導体記憶装置のプロック図

【図2】同実施例における半導体記憶装置の構成図

【図3】同実施例における半導体記憶装置のスイッチ素 子の回路図

0 【図4】同実施例における半導体記憶装置のタイミング 図

【図 5】同実施例における半導体記憶装置のメモリマップ図

【図 6 】従来の半導体記憶装置の構成図

【符号の説明】

100 行デコーダ


101 イコライズ回路

102、108 メモリセルアレイ

103 スイッチ回路

より、要求されるデータの読み出しまたは書き込みのア 50 104 プリチャージ回路/イコライズ回路

(5) 特開平7-114794 301 インパータ 105 センスアンプ 302 CMOSスイッチ : 106 入出力パッファ 107 制御回路 303 NMOSスイッチ 【図1】 【図3】 101 301インバータ CNT イコライズ回路 ↑ 302 CMOSスイッチ (a) 100 C0 BO メモリセルアレイ 行デコーダ ********* CNT スイッチ回路 メモリセルアレイ CNT 108 3 0 3 NMOSスイッチ プリチャージ回路/ イコライズ回路 **(b)** 1041 CO BO 107 105 センスアンプ 制御回路 WE-入出力バッファ DATA PRC




,,, •


ADDR

435 0

【図2】



【図6】



フロントページの続き

... -

(51) Int. Cl. 6 識別記号 庁内整理番号

FΙ

技術表示箇所 G 1 1 C 17/00 3 0 9 J